對(duì)講機(jī)模塊中的 TDD 噪音：原理、快速止噪與系統(tǒng)級(jí)解決方案

—— 2025 工程實(shí)踐洞察

適用讀者： 硬件工程師、嵌入式開發(fā)者、測(cè)試/FAE 工程師、產(chǎn)品經(jīng)理
SEO 關(guān)鍵詞： 2025 TDD 噪音、對(duì)講機(jī)模塊、DMR、EMC/EMI、PSRR、LDO、麥克風(fēng)偏置、四層 PCB 鋪銅工藝、功率電感、語音“嘟嘟聲”

摘要（非專業(yè)讀者亦可理解）

我們的 NiceRF 工程師在調(diào)試 DMR 數(shù)字對(duì)講機(jī)模塊的發(fā)射模式時(shí)，經(jīng)常會(huì)聽到“嘟嘟嘟”的低頻 TDD 噪音。
許多團(tuán)隊(duì)誤以為是音頻芯片損壞所致，但實(shí)際上這并非芯片問題，而是 TDD（時(shí)分雙工） 模式下收發(fā)切換所產(chǎn)生的電流脈動(dòng)，通過 電源/地回路、PCB 耦合、麥克風(fēng)偏置電路 等路徑“注入”音頻鏈路，最終被“解調(diào)”為可聽噪聲。

本文將結(jié)合實(shí)踐經(jīng)驗(yàn)，講解：

• 噪音產(chǎn)生的原理與現(xiàn)象
• 如何快速定位與驗(yàn)證
• 從“加電感”到“四層防干擾布局”的系統(tǒng)化解決思路
• 同時(shí)涵蓋器件選型、波形分析與設(shè)計(jì)決策樹的要點(diǎn)。

一、什么是 TDD 噪音？（現(xiàn)象與原理）

1.1 現(xiàn)象與根本原因

現(xiàn)象： 在按下對(duì)講機(jī) PTT 發(fā)射鍵或發(fā)射時(shí)隙期間，喇叭或耳機(jī)中會(huì)出現(xiàn)低頻“嘟嘟聲”，頻率范圍在 16–20Hz，帶有奇次諧波（10s–100s Hz），聽起來類似馬達(dá)或機(jī)槍聲。

原因（通俗解釋）：
在 TDD 模式中，PA（功率放大器）按時(shí)隙周期性開關(guān)。電流脈動(dòng)沿著電源和地線傳播，耦合到音頻部分，被音頻電路“解調(diào)”為低頻包絡(luò)，從而變成可聽噪聲。

1.2 工程總結(jié)：TDD 噪音傳播的三條路徑

NiceRF 的設(shè)計(jì)經(jīng)驗(yàn)表明，TDD 噪音在工程中主要通過以下三種常見路徑傳播：

• 電源串?dāng)_（PI 問題）
  TDD 脈動(dòng)在電源/地線中引起壓降與波動(dòng)，干擾音頻基準(zhǔn)電平。
• 布局耦合（EMI 問題）
  RF/PA 的大電流回路與 MIC、Audio、Control 線過近，形成電容、電感或共阻抗耦合。
• 濾波不足
  麥克風(fēng)偏置與干凈電源（3.3V）隔離度不夠，或 LDO 的電源抑制比（PSRR）過低。

提示：
TDD 幀長(zhǎng)一般為 60ms，其基波頻率約 16.7Hz。頻譜上可見的“鋸齒狀諧波”正是它的諧波梳狀譜線。

二、三種“快速止噪”方案 —— 原型階段即可見效

以下三種方案適用于開發(fā)早期或樣機(jī)驗(yàn)證階段，無需大規(guī)模改板即可驗(yàn)證效果：

2.1 方案 A | 電源輸入端 “L + C” 隔離濾波（推薦）

做法：
在模塊電源輸入串聯(lián)一個(gè) 15 µH、≥1.3 A 的功率電感，并在近端加 100 µF（低 ESR）+ 10 µF + 100 nF 去耦。

作用：
形成低通濾波器，阻斷 TDD 低頻包絡(luò)及高頻尖峰，抑制“臟電源”進(jìn)入模塊。

2.2 方案 B | 音頻/基帶獨(dú)立“干凈”3.3V 電源（高 PSRR LDO）

做法：
使用高 PSRR、低噪聲 LDO（推薦 XC6228D33 或同等級(jí)），在 10Hz–1MHz 范圍內(nèi)保持 >70 dB 抑制比。

作用：
有效隔離輸入電源紋波，為音頻與麥克風(fēng)提供穩(wěn)定偏置。

2.3 方案 C | 麥克風(fēng)偏置“三段式”濾波 + 地保護(hù)

做法：
對(duì)麥克風(fēng)偏置電源使用三級(jí)濾波（47 µF + 10 µF + 2.2 µF，鉭電容或穩(wěn)定介質(zhì)），并在 MIC_V 電壓周圍鋪設(shè)連續(xù)地銅（地包圍 + 過孔柵欄）。

作用：
將噪音包絡(luò)在偏置端被濾除，麥克風(fēng)僅“聽見”聲音信號(hào)而非 30V 脈動(dòng)干擾。

 想了解如何在不同 PCB 設(shè)計(jì)中優(yōu)化噪音？歡迎聯(lián)系 NiceRF 工程師團(tuán)隊(duì)獲取支持！

三、系統(tǒng)級(jí)解決方案：電源完整性（PI）與 PCB 工程設(shè)計(jì)

NiceRF 的測(cè)試實(shí)踐表明，TDD 噪音無法完全通過局部電路“消滅”，
必須從 系統(tǒng)層面 解決電源完整性與 PCB 布局問題。

3.1 電源完整性設(shè)計(jì)（PI Design）

目標(biāo)阻抗法：
設(shè)計(jì)時(shí)應(yīng)滿足 $Z_{target} = \Delta V / \Delta I$
例如：若發(fā)射瞬態(tài)電流變化 $\Delta I = 0.5A$，允許電壓波動(dòng) $\Delta V = 50mV$，
則 $Z_{target} \le 0.1\ \Omega$。

分頻去耦層疊：

• 高頻：100 nF，靠近引腳
• 中頻：10 µF，布放在中近區(qū)域
• 低頻：100 µF，放在電源入口

電感選型：

• 飽和電流 ≥ 1.5 × 峰值電流
• DCR 盡量低（典型值 < 100 mΩ）

四、2025 年常見 TDD 噪音問答（FAQ）

Q1：加一個(gè)功率電感是否足夠？
A：在輸入紋波是主因時(shí)，這種方案效果明顯且易驗(yàn)證。
若噪音還來自 MIC 偏置或布局耦合，則需同時(shí)使用高 PSRR LDO + 三段式偏置濾波 + 地包圍。
經(jīng)多項(xiàng)目驗(yàn)證，系統(tǒng)級(jí)解決方案 才能從根源抑制噪音。

Q2：為什么加了大電容反而噪音更大？
A：可能引入新的諧振路徑或 LDO 穩(wěn)定性失配。
建議嚴(yán)格遵循器件規(guī)格書中的容量與 ESR 窗口，將電容靠近負(fù)載端，并檢查回路面積，避免形成新的耦合路徑。

Q3：為什么兩塊模塊靠近時(shí)噪音變大？
A：這是“拍頻效應(yīng)”（Beat Frequency）。
當(dāng)多塊模塊以不同步的 TDD 時(shí)序工作時(shí)，噪音疊加形成拍頻。

解決方法包括：

主控同步 TDD 時(shí)序，或在物理上增加隔離/屏蔽。

結(jié)語

NiceRF 工程團(tuán)隊(duì)通過長(zhǎng)期研發(fā)與驗(yàn)證，總結(jié)出一套從 器件選型 → 電源完整性 → PCB 布局 → 系統(tǒng)調(diào)試 的完整 TDD 噪音優(yōu)化方案。若你在 DMR、全雙工、音頻模塊設(shè)計(jì)中遇到類似噪音問題，歡迎聯(lián)系我們獲取針對(duì)性工程支持與設(shè)計(jì)建議。